近日，国内芯片厂商北极雄芯宣布自主研发的首个基于国内《芯粒互联接口标准》的Chiplet互联接口PBLink回片测试成功。该接口采用12nm工艺制造，每个D2D单元为8通道设计，可提供最高256Gb/s的传输带宽，可采用更少的封装互连线以降低对封装的要求，只需3层基板进行2D互连。
PBLink具备低成本、低延时、高带宽、高可靠、符合国产接口标准、兼容封装内外互连、注重国产自主可控等特点。基于专门优化的精简协议层和物理层，该接口可实现ns级别的端到端延迟，各项指标符合《芯粒互联接口标准》要求及设计预期。此外，PB Link可灵活支持封装内Chiplet – Chiplet互联以及10-15cm的封装外板级Chip – Chip互联，灵活适配各类下游应用场景需求。
北极雄芯表示，公司率先推出的是基于传统封装（153μm Standard Package）的芯粒解决方案，并预计在2024-2025年推出针对超高性能场景的高密度互连版本（55μm InFO Package）。此外，本次回片测试成功的PB Link将用于公司下一代核心HUB Chiplet以及部分功能型Chiplet上，预计于2024年内实现整体量产。
北极雄芯已率先发布了国内首款基于Chiplet异构集成的人工智能计算芯片“启明930”，中央控制芯粒采用RISC-V CPU核心，同时可通过高速接口搭载多个功能型芯粒，基于全国产基板材料以及2.5D封装。芯粒架构是指通过将大芯片拆分为小芯粒进行生产并集成封装，可有效提升大算力芯片制造的综合良率，并且通过芯粒复用创造灵活性的搭配选择，目前英特尔、AMD的产品都采用了相关技术，是传统单芯片的改进方案。
【来源】https://www.ithome.com/0/717/259.htm
Views: 1