2024年异构集成全球峰会亮点：SK海力士技术创新引领行业新风向
在9月3日举行的“2024年异构集成全球峰会”上，SK海力士的封装研发副社长李康旭（Kangwook Lee）发表了名为“面向人工智能时代的HBM和先进封装技术”的演讲，揭示了公司在高带宽内存（HBM）领域取得的突破性进展。此次演讲不仅展示了SK海力士在HBM技术上的最新研发成果，更强调了异构集成技术在提升内存性能与能效方面的重要作用。
HBM4内存开发：性能与能效的双重提升
SK海力士正在开发的第6代HBM4内存产品，计划在2025年实现量产。HBM4内存将提供12层和16层的堆叠层数选择，最大容量可达48GB，数据处理速度超过每秒1.65TB。通过在HBM4的基础芯片上应用逻辑工艺，SK海力士预计将在性能和能效上实现显著提升。HBM4内存的开发，标志着SK海力士在HBM技术上实现了层数的突破，为人工智能时代的数据处理提供了更高效、更强大的支持。
异构集成技术的重要性与应用
李康旭在演讲中强调了异构集成技术的重要性，该技术允许不同工艺的半导体芯片封装在一起，从而优化系统性能、减少延迟，并提高整体能效。通过合理利用异构集成技术，SK海力士能够进一步提升其第6代HBM4产品的性能，满足人工智能时代对高速数据处理的需求。
先进封装技术MR-MUF与混合键合：提升散热与性能
除了在HBM堆叠层数上的突破，SK海力士还在封装技术上采取了创新策略。其采用的先进多层封装技术（MR-MUF）和混合键合技术，不仅实现了低粘合压力和温度应用，而且在散热性能上相较于传统工艺有30%以上的提升。这些技术的应用不仅提高了封装的可靠性，也为内存模块提供了更好的热管理，进一步优化了内存系统的整体性能。
合作与规划：台积电与HBM4的联合开发
SK海力士与台积电的合作是HBM4内存开发的关键。台积电将使用其先进的5纳米工艺为HBM4的底部基底芯片提供技术支持。这种合作模式不仅加速了HBM4内存的开发进程，也为未来内存技术的创新奠定了坚实的基础。
未来规划：HBM4E与后续发展
SK海力士还为下一代HBM4E内存产品的研发做好了准备。随着人工智能、高性能计算和数据中心需求的持续增长，HBM技术的演进将对内存系统性能产生深远影响。SK海力士的持续创新和前瞻性规划，无疑将为其在高带宽内存领域保持领先地位奠定坚实基础。
结语
SK海力士在HBM技术上的突破，不仅展示了其在先进封装和内存技术研发方面的强大实力，也为未来数据密集型应用提供了更高效、更可靠的解决方案。随着HBM4内存的量产与HBM4E的规划，SK海力士正引领着行业向更高性能、更高效能内存技术的未来迈进。
Views: 0